邏輯電路可以依靠紋波進位加法器將 n 位值加在一起。因此，這種數字電路實現在許多應用中提供了有用的功能。然而，由于計算過程緩慢，它也表現出延遲的性能。這通常涉及等待每個全加器級將位紋波到下一個全加器級。這樣的過程不斷重復，直到結束，提供結果。  

 理解紋波進位加法器似乎有點令人困惑。考慮到這一點，我們將這篇文章放在一起，以幫助您獲得有關此主題的更多知識。讓我們開始吧！

什么是波紋進位加法器？

  紋波進位加法器用作數字電路，將兩個二進制 n 位數字相加并提供結果。它的結構由幾個全加器組成，每個全加器以級聯設置連接。以這種方式，全加器的進位輸出連接到下一個全加器輸入。

 4 位紋波攜帶加法器的示意圖。 

資料來源：維基共享資源

全加器代表一個邏輯電路，旨在將三個輸入相加，同時生成兩個輸出。更具體地說，兩個輸入用作 A 和 B，而第三個輸入表示一個進位位。(C-IN) 同時，一個輸出代表進位輸出位(C-OUT)，另一個代表求和位(S)。最終，全加器電路可以連接到八個輸入以形成一個字節寬的加法器。這將一個進位位從一個加法器級聯到下一個。將兩個半加器電路連接在一起將形成一個全加器。

一個完整的加法器邏輯圖 

資料來源：維基共享資源

紋波進位加法器工作原理 

每個進位通過一個全加器級生成，然后通過其輸入進入下一個全加器。整個過程繼續進行，直到到達最終的全加器。結果，每個進位輸出位波紋到下一個全加器級。總的來說，最關鍵的操作是將每個輸入位序列加在一起，例如 4 位加法器、8 位加法器、16 位加法器等。

由于邏輯電路的傳播延遲，在進位階段結束之前，總和和進位位保持無效。由于輸入和輸出之間經過的時間量，通常會發生傳播延遲。例如，當非門輸入設置為 0 時，輸出將配置為 1，等等。傳播延遲定義了輸出設置為零和輸入配置為 1 之間經過的時間。此外，進位傳播延遲定義了接收進位信號和執行進位信號之間經過的時間。

波紋進位加法器真值表

的真值表，如下所示，確定用于在一個脈動進位加法器的所有輸入中的每個輸出值。

漣漪帶有加法器真值表。

波紋進位加法器 VHDL 代碼和 Verilog 代碼

要實現紋波進位加法器，您將需要VHDL 代碼和 Verilog 代碼。提供了兩個示例。第一個涉及兩位紋波進位加法器。同時，另一個示例產生一個紋波進位加法器，它收集每個輸入寬度作為參數。

紋波進位加法器應用

時鐘包含一個紋波進位加法器

• 對兩個 N 位值執行加法

• 數字信號處理和微處理器

• 計時器

• 計算器

• 時鐘
  

Ripple Carries Adder的優缺點

好處

紋波進位加法器并不昂貴。 

資料來源：維基共享資源 

• 通過 n 位加法提供準確的結果

• 簡單的設計和開發過程

• 物美價廉

缺點

延遲會對其整體功能造成不便

• 它一次只允許一個全加器運行

• 進位延遲導致它運行緩慢

進位前瞻加法器

進位超前邏輯在達到總和之前計算進位位，有效地減少了時間延遲。這發生在通過兩種方法生成進位信號之后。第一個涉及等于 1 的 a 和 b 位。同時，第二種方法涉及進位和等于 1 的 a 或 b 位。這些位在前一級實現，而進位在加法器的開頭開始。

進位前瞻加法器原理圖。 

資料來源：維基共享資源

在紋波進位加法器中，每個全加器在計算總和之前將進位位處理到下一個加法器。因此，該過程會導致很長的延遲。

 概括

總的來說，進位紋波加法器提供了在數字電路中將兩個 n 位數字相加的能力。盡管過程緩慢，但它仍然具有有用的應用程序，這些應用程序本質上有助于數字信號處理。以這種方式，紋波進位加法器將進位位紋波到每個全加器級，直到它到達最后的全加器。此時，它將執行所需的計算。但是，進位超前加法器可以更快地完成此計算，因為它使用了不同的技術。從而減少延遲時間。

您對紋波進位加法器有任何疑問嗎？請隨時與我們聯系！